AI让芯片设计效率倍增，但仍需工程师把关

AI参与芯片设计：效率提升与人类价值并存

近日，OpenAI公布其首款自研推理芯片Jalapeño的实测结果，引发业界关注。更值得注意的是，AI深度参与了该芯片的开发，从设计探索到验证循环优化，全程辅助，使得从初始设计到tapeout仅用时9个月。不过，这并非AI独立完成芯片设计，而是OpenAI与博通合作的成果。这一案例再次将“AI能否独立设计芯片”的讨论推向台前。

在近期举办的CadenceLIVE 2026上，Cadence资深副总裁兼数字与签核事业部总经理滕晋庆给出了两个看似矛盾的判断：短期内AI EDA有望让芯片设计效率接近翻倍，但至少未来五年，仍看不到仅凭AI就能生成一颗可用芯片的可能。这意味着，AI EDA的拐点可能不会以“无人设计芯片”的方式出现，而是先实现“工程师定义目标，AI Agent调用工具链”的转变。

AI EDA的现状与潜力

AI用于EDA并非新事。Cadence早在几年前就开始使用AI优化设计流程，如今已发展到具备推理能力的Tool Agent。今年4月，Cadence发布了Agentic AI Stack，由AgentStack统筹多个专业栈，覆盖前端设计、模拟设计、数字实现与签核、PCB与先进封装以及系统设计。这标志着AI EDA从单点优化走向端到端协同。

滕晋庆将AI带来的加速分为两部分：一是缩短工具运行时间，二是提升工程师生产力。他估算，若两者各减少约30%，完成相同任务的时间约为原来的49%，设计效率接近翻倍。实际案例也印证了这一点：某客户使用ChipStack后，一个较大的子系统设计验证从5周缩短至1天；另一个4nm高性能CPU Core的设计收敛案例中，AI取得了接近资深工程师的结果，同时减少了人工分析日志和调整约束的时间。

为什么AI无法独立设计芯片？

尽管效率提升显著，但AI独立设计芯片仍面临三道门槛。首先，多Agent协同困难。虽然头部公司已有大量针对不同任务的小Agent，但如何将它们整合成协同工作的系统仍是难题。Cadence采用自上而下的研发规划，由CEO亲自推动，统一调度不同Agent，但当前端、验证、后端Agent给出冲突判断时，系统信任谁仍是技术挑战。

其次，确定性验证问题。大模型认为结果“看起来合理”没有意义，芯片必须满足时序、功耗、面积等明确约束。在3nm及以下节点，一次模型幻觉就可能导致设计失败。因此，AI无法绕开传统EDA的签核闭环，最终仍需确定性工具确认结果。

第三，经济成本。滕晋庆透露，其团队今年单月的Token开销已相当高。AI EDA的竞争不仅在于Agent的智能程度，还在于完成设计任务所需的Token数量能否带来足够的投资回报。这也是他判断至少五年内看不到AI独立生成可用芯片的关键。

工程师的价值转向判断力

AI无法取代最难的10%设计，但工程师的工作方式将发生改变。重复性工作如编写脚本、运行流程、调整参数将被AI压缩，工程师的时间将更多转向定义问题、架构取舍、判断AI结果的可信度，以及处理关键Block。Cadence副总裁汪晓煜强调，半导体基础知识不能省略，工程师必须理解芯片设计本质，才能判断AI的结果并挑战AI。

未来，工程师的成长路径也将改变。过去靠背命令、写脚本积累经验，现在需要更多追问AI的决策逻辑，挑战AI的优化路径。AI降低了使用EDA工具的门槛，却提高了定义问题和判断结果的价值。会使用Agent只是起点，能够挑战Agent，才是从新人走向资深工程师的新路径。

EDA商业模式面临变革

随着Agent成为统一入口，工程师可能只需描述任务目标，后台自动调用工具链。工具不会消失，但会退到Agent背后。这将对按工具和特性收费的商业模式提出挑战。滕晋庆透露，Cadence高层已在讨论Agent能力的商业化，可能采用Token-based模式，或者按生产力价值收费。不同产品线对此仍有分歧，最终标准仍是能否为客户创造可计算的ROI。

总之，AI EDA正在重塑芯片设计流程，但工程师的核心价值并未削弱，而是从操作转向判断。EDA公司的商业模式也在适应这一变化，从销售工具转向按价值收费。未来，AI、传统算法和工程师的融合，才是芯片设计的现实路径。